Static Timing Analysis

Project : AIR_PRSS
Build Time : 01/08/18 11:46:04
Device : CY8C4245AXI-483
Temperature : -40C - 85C
VDDA : 3.30
VDDD : 3.30
Voltage : 3.3
Expand All | Collapse All | Show All Paths | Hide All Paths
+ Timing Violation Section
No Timing Violations
+ Clock Summary Section
Clock Domain Nominal Frequency Required Frequency Maximum Frequency Violation
Clock_1(FFB) Clock_1(FFB) 12.000 MHz 12.000 MHz N/A
CyHFCLK CyHFCLK 24.000 MHz 24.000 MHz N/A
Clock_1 CyHFCLK 12.000 MHz 12.000 MHz N/A
UART_PC_SCBCLK CyHFCLK 1.412 MHz 1.412 MHz N/A
I2CM_SCBCLK CyHFCLK 1.600 MHz 1.600 MHz N/A
CyILO CyILO 32.000 kHz 32.000 kHz N/A
CyIMO CyIMO 24.000 MHz 24.000 MHz N/A
CyLFCLK CyLFCLK 32.000 kHz 32.000 kHz N/A
CyRouted1 CyRouted1 24.000 MHz 24.000 MHz N/A
CySYSCLK CySYSCLK 24.000 MHz 24.000 MHz N/A
I2CM_SCBCLK(FFB) I2CM_SCBCLK(FFB) 1.600 MHz 1.600 MHz N/A
UART_PC_SCBCLK(FFB) UART_PC_SCBCLK(FFB) 1.412 MHz 1.412 MHz N/A